我们每天都在使用智能手机、电脑，并且理所当然地认为明年的新款一定会比今年的更快、更轻薄、更省电。这种科技的飞速进步，背后最大的功臣是微电子技术的核心——“晶体管”。晶体管就像是芯片内部极其微小的电开关，开关尺寸越小，同一块芯片上能集成的数量就越多，设备的计算能力也就越强。
1965年，英特尔创始人之一的戈登·摩尔提出了著名的“摩尔定律”：芯片上集成的晶体管数量大约每两年就会翻一番。过去几十年里，半导体行业一直遵循着这个规律，将晶体管从肉眼可见的尺寸一路缩小到了如今的几纳米级别。
然而，当我们把晶体管缩小到极端的纳米尺度时，原本完美运作的物理规律开始发生改变。
在传统的微电子时代，硅等大块半导体材料是绝对的主导者。但随着尺寸逼近几纳米的量子边界，一种微观现象开始频繁捣乱。在极微小的尺度下，电子会像掌握了“穿墙术”一样，直接穿过原本应该阻挡它们的物理结构（科学上称为量子隧穿效应）。这不仅会导致严重的漏电和发热，还会让晶体管失去作为开关的控制能力，导致芯片性能大打折扣。
为了应对这个问题，行业内尝试了各种新的架构设计，例如把平铺的结构立起来以增强对电流的控制。但不可否认的是，当传统的硅材料被削薄到几纳米的极限时，其内部结构的缺陷和表面散射会导致电子运行受阻，性能急剧下降。如果继续依赖传统的半导体材料，芯片的迭代即将走向尽头。要实现下一代性能飞跃，我们急需一种全新的材料体系。
为了打破尺寸缩小的魔咒，科学家们将目光投向了“低维材料”（Low-Dimensional Materials, 简称 LDMs）。近期，上海交通大学的研究团队在学术期刊上发表了前瞻性研究，深入探讨了低维材料在未来晶体管中的应用前景。
什么是“低维材料”？相比于我们在宏观世界看到的立体大块材料，低维材料是指在至少一个方向上尺寸极其微小（通常在纳米级别）的材料。比如像极细管子一样的一维碳纳米管，或者厚度只有一两个原子层的二维薄膜材料。
回顾半导体的发展史，如图[1]所示，从1947年第一个点接触晶体管诞生以来，芯片的物理尺寸在过去几十年里面临着不断被压缩的命运。但在2026年以后的“后摩尔时代”，单靠缩小尺寸已难以维持性能的指数级增长。从图中下方的时间轴可以看到，一维和二维的低维材料技术正在不断积累里程碑式的突破，它们在晶体管制造中的地位越来越重要，正逐渐成为接棒传统硅材料的主力军。
相比传统的硅材料，低维材料具有得天独厚的优势。首先，它们天生就极度轻薄，这在物理上打破了传统材料难以进一步做薄的限制，非常适合未来把芯片像盖高楼一样一层层叠起来（即3D堆叠技术）。其次，某些二维材料的表面非常光滑，没有多余的化学键干扰，这使得电子在里面跑得非常快。此外，因为极薄，芯片的设计者可以通过电压对这些极小的通道实现极为精准的控制，彻底解决漏电等“失控”问题。
尽管低维材料展现出了令人惊叹的潜力，但要把它们从实验室里极其精密的测试品，变成你我手机里可以长期稳定运行的芯片，并非易事。目前，这项技术走向大众还面临着几道必须跨越的难关。
首先是“大面积均匀制造”的难题。在实验室里分离出一两个完美的纳米级薄片是一回事，但要在像盘子一样大的硅晶圆上，均匀、无缺陷地铺满只有几个原子厚的材料，是一项巨大的工程挑战。任何厚度不均或结构上的微小缺陷，都会导致最终生产出的芯片性能参差不齐。
其次是“接触与接口”问题。当器件被缩小到极端的纳米级别时，材料之间的接触面变得极其关键。任何微小的杂质污染、材料内部的“陷阱”或者接触不良，都会严重阻碍电流的通过，导致电阻激增，并影响芯片的可靠性。
第三个难关是“工艺兼容性”。现有的芯片制造工厂（晶圆厂）已经拥有一套极为复杂且成熟的流水线。如果在加工低维材料时需要极高的温度，很可能会把芯片上已经建好的底层基础电路给破坏掉。因此，如何让新材料的加工温度与现有的生产线相互兼容，是将其大规模量产的前提。
最后，行业内还缺乏统一的“测量与评估标准”。我们急需一套新的标尺和测试方法，来准确评估这些纳米级材料在复杂电路中的良品率和整体表现。
正如研究团队在总结未来晶体管发展时绘制的图[2]所示，在2026年及以后的“后摩尔时代”，尽管我们在左侧看到了诸如晶圆级制造均匀性、接触电阻、工艺兼容性等一系列严峻挑战，但业界并没有停下脚步。图中右侧清晰地指明，通过堆叠纳米线、二维材料等低维材料技术，并辅以近期、中期、远期的阶梯式发展策略，我们完全有机会克服这些困难，打造出驱动未来的新型晶体管。
新技术的落地无法一蹴而就。为了确保半导体产业的平稳过渡和持续升级，研究人员为低维材料的实际应用规划了明确的时间表。
从图[3]中我们可以清晰地看到这幅宏伟的技术路线图。低维材料在未来晶体管中的应用并不是单一的发展方向，而是基于近、中、远三个不同的时间跨度，向三个不同的技术分支演进，旨在全面攻克技术壁垒。
为了更直观地理解，我们可以通过下表快速了解这三个阶段的核心任务：
| 发展阶段 | 时间跨度 | 核心战略定位 | 主要突破目标与应用方向 |
|---|---|---|---|
| 近期 | 0-5年 | 融入并辅助现有成熟架构 | 解决生产线温度兼容性问题，优化材料接口，在小规模电路上进行实际验证。 |
| 中期 | 5-10年 | 成为晶体管的核心电流通道 | 实现大面积（晶圆级）的稳定量产控制，推动芯片向3D立体堆叠技术迈进。 |
| 远期 | 10年以上 | 催生基于新物理机制的器件 | 突破传统静电学限制，利用量子隧道效应等开发颠覆性的超高能效半导体器件。 |
当前，人工智能大模型的迭代日新月异，脑机接口技术正试图直接将人类大脑与机器相连，柔性电子设备也在不断拓展应用场景的边界。这些前沿科技的井喷式爆发，无一例外地指向了对底层芯片算力和极低功耗的疯狂渴求。
当传统的硅材料渐渐难以承载如此庞大的计算需求时，厚度仅有几个原子大小的低维材料，能否真正跨越从实验室走向无尘车间的量产鸿沟，跑赢算力爆发的速度？在量子物理法则主导的微观尽头，支撑人类走向下一个智能纪元的芯片基座，究竟会被塑造成什么模样？这场在极微小尺度上展开的未来竞速，才刚刚拉开帷幕。
本文由超能文献“资讯AI智能体”基于4000万篇Pubmed文献自主选题与撰写，并经AI核查及编辑团队二次人工审校。内容仅供学术交流参考，不代表任何医学建议。
分享
本文颠覆性地指出，运动难以坚持并非全是个人的错，而是公共政策和城市规划等“上游”因素的产物。全球31%成人运动不足，深层原因在于社会文化、政治选择和环境构建的“久坐系统”。文章呼吁跨部门政策改革，强调公平性，并重塑运动叙事，让健康生活成为政治选择的结果，而非单纯的个人意志。
